PAT-NO:

JP403133173A

DOCUMENT-IDENTIFIER: JP 03133173 A

TITLE:

SEMICONDUCTOR DEVICE

PUBN-DATE:

June 6, 1991

INVENTOR-INFORMATION:

NAME

SHIRATO, TAKEHIDE

ASSIGNEE-INFORMATION:

NAME

COUNTRY

SHIRATO TAKEHIDE

N/A

APPL-NO: JP01272064

APPL-DATE: October 19, 1989

INT-CL (IPC): H01L027/108, H01L027/04

## ABSTRACT:

PURPOSE: To form a fine transfer gate requiring no gate electrode area on the surface by forming a vertical type MOS transistor wherein a gate electrode is formed on the side wall of a trench on a charge storage electrode.

CONSTITUTION: A vertical type MOS transistor using a first conducting film 8 as a gate electrode is formed; a second impurity region 4 is used as a charge storage electrode, which region is formed on the bottom part of a second trench 15 and on the side surface part of a third trench 16 and has an opposite conductivity type; a third insulating film formed on the side wall and the

bottom part of the third trench 16 is used as a capacitor insulating film 9; a capacitor wherein a second conducting film buried in the third trench 16 via the third insulating film is used as a cell plate electrode 10 is formed. Thus a structure constituting a DRAM is obtained, and a vertical type MOS transistor wherein a gate electrode is arranged on the side wall of the trench on a charge storage electrode 4 composed of N<SP>+</SP> type impurity region can be formed. Thereby a fine transfer gate requiring no particular gate electrode area on the surface can be formed.

COPYRIGHT: (C) 1991, JPO&Japio

① 特許出願公開

# ⑫ 公 開 特 許 公 報 (A) 平3-133173

50 Int. Cl. 5

識別記号

庁内整理番号

**43**公開 平成3年(1991)6月6日

H 01 L 27/108

C 7514-5F 8624-5F

H 01 L 27/10 3 2 5

審査請求 未請求 請求項の数 4 (全9頁)

会発明の名称 半導体装置

②特 願 平1-272064

②出 願 平1(1989)10月19日

⑩発 明 者 白 土 猛 英 神奈川県平塚市浅間町 6 番26号 ⑪出 顋 人 白 土 猛 英 神奈川県平塚市浅間町 6 番26号

明细薄

1.発明の名称 半導体装置

#### 2.特許請求の範囲

 絶縁膜を介して少なくとも前記第3のトレンチを 埋め込んだ第2の導電膜とを備えてなることを特 徴とする半導体装置。

- (2) 単一の前記第2及び第3のトレンチにおいて、前記反対導電型の第2の不純物領域は前記第1のトレンチを埋め込んだ第1の絶縁膜及び前記第3のトレンチの底部に形成された一導電型の不純物領域とにより二領域に分割されていることを特徴とする特許請求の範囲第1項記載の半導体装置

(4) 特許請求の範囲第1項記載の半導体装置がマトリックス状に形成されていることを特徴とする半導体集積回路。

#### 3. 発明の詳細な説明

#### [概要]

第1の絶縁膜を埋め込んだ第1のトレンチ及び第2のトレンチにより規定され、一導電型や物域とあれたの第1のトレンチにより規定型の第1のトレンチに最近であるの。第2のトレンチの底部電型の第2のトレンチの極極とする最大のでは、第2のトルンチの側でである。第3のトレンチを埋め込んだ第2の導電膜を第3のトレンチを埋め込んだ第2の導電膜を第3のトレンチを埋め込んだ第2の導電膜を第3のトレンチを埋め込んだ第2の導電膜を第3のトレンチを埋め込んだ第2の導電膜を第3のトレンチを埋め込んだ第2の導電膜を第3のトレンチを埋め込んだ第2の導電膜を第3のトレンチを埋め込んだ第2の導電膜を取り

#### [産業上の利用分野]

本発明はMIS型半導体装置に係り、特に高集 積なキャパシタとトランスファーゲートを有する DRAMのメモリーセルに関する。

従来、DRAMのメモリーセルの縮小に関して は微細なキャパシタを形成することのみがおこな

われ、さまざまなタイプのスタック型キャパシタ 及びトレンチ型キャパシタが検討され、使用され てきたが、将来的に製造プロセスの容易さを考慮 し、より微細なキャパシタを形成するためには、 必要な容量を確保することが比較的容易なトレン チ型キャパシタにやや分があるように思われる。 しかし、従来のトレンチ型キャパシタでは、キャ パシタの平面上の面積は縮小できても、レイアウ トの関係上隣り合うトレンチ型キャパシタ間の分 離間隔に限界が見えつつあり、高集積化への妨げ になるということ、又、キャパシタは高集積化さ れてもMOSトランジスタからなるトランスファ ーゲートには何等高集積化がなされておらずメモ リーセルの縮小には限界があるという問題が顕著 になってきている。そこで、トランスファーゲー トを高集積化し、且つキャパシタ間の分離を改善 した高集積なトレンチ型キャパシタを有するメモ リーセルを形成できる手段が要望されている.

## [従来の技術]

同図においては、p-型シリコン(Si)基板51に 選択的にp型ウエル領域52が設けられ、前記p型 ウエル領域52にトレンチ型キャパシタ及びトラン スファーゲートからなるメモリーセルが形成され ている。トレンチ型キャパシタはトレンチ側面部 及び底部にn+型不純物領域54からなる電荷蓄積 電極と、キャパシタ絶縁膜56を介してトレンチに 埋め込まれた多結晶シリコン膜からなるセルプレート電極57を二電極として形成されており、又、

#### [発明が解決しようとする問題点]

本発明が解決しようとする問題点は、従来例に 示されるように、トレンチ型キャパシタはトレン チを深く掘ることにより微細な面積で形成できる が、トレンチ型キャパシタ間のリークを抑えるため接合分離型の分離領域を接合耐圧の低下から微細に形成できないため、さらなる高集積化ができなかったこと、及びトランスファーゲートに対しては何等高集積化がなされていないため、メモリーセルの高集積化に対して限界が来つつあることである。

# [問題点を解決するための手段]

部に形成された反対導電型の第2の不純物領域と、前記第3のトレンチの底部に形成された一導電型の不純物領域と、少なくとも前記第3のトレンチの側盤及び底部に形成された第3の絶縁膜と、前記第3の絶縁膜を介して少なくとも前記第3のトレンチを埋め込んだ第2の導電膜とを備えてなる本発明の半導体装置によって解決される。

### [作 用]

即ち本発明の半導体装置においては、第1の絶縁膜を埋め込んだ第1のトレンチ及び第2のトレンチにより規定され、一導電型半導体基板に形成された反対導電型の第1の不純物領域と第2のトレンチの底部及び第3のトレンチの側面部に形成された反対導電型の第2の不純物領域をソースドレイン領域とし、第2のトレンチの側壁にゲート電極とする縦方向のMOSトランジスタを形成し、及び第2のトレンチの底部及び第3のトレンチの底部及び第3のトレンチの底部及び第3のトレンチの底部及び第3のトレンチの底部及び第3のトレンチの原部及び第3のトレンチの原部及び第3のトレンチの原部及び第3の所2の不純物

領域を電荷蓄積電極とし、第3のトレンチの側壁 及び底部に形成された第3の絶縁膜をキャパシタ 絶縁膜とし、第3の絶縁膜を介して第3のトレン チを埋め込んだ第2の導電膜をセルプレート電極 とするキャパシタを形成することによりDRAM を構成する構造に形成されている。したがって、 n+型不純物領域からなる電荷蓄積電極上のトレ ンチの側壁にゲート電極を設けた縦方向のMOS トランジスタを形成できるため、特別に表面上の ゲート電極面積を必要としない微細なトランスフ ァーゲートの形成が可能である。又、単一のトレ ンチ内に埋め込み絶縁膜及びp+型不純物領域に よりn+型不純物領域からなる電荷蓄積電極を二 領域に分割形成できるため、単一のトレンチ内に セルフアライン形成した微細な2つのキャパシタ の形成が可能である。さらに、ピット線に接続す るn+型不純物領域を底部の平坦な拡散層に形成 できるため、接合耐圧を上昇させることが可能で ある。そのうえ、ゲート電極及びセルプレート電 極をトレンチ内に埋め込み形成できるため、ステ

ップカバレッジの良い配線体の形成も可能にする ことができる。即ち、極めて高集積且つ高信頼な 半導体集積回路の形成を可能とした半導体装置を 得ることができる。

#### [実施例]

以下本発明を、図示実施例により具体的に説明する。第1図(a)(b)は本発明の半導体装置における第1の実施例の模式図、第2図は本発明の半導体装置における第2の実施例の模式側断面図、第3図は本発明の半導体装置における第3の実施例の模式側断面図、第4図(a)~(e) は本発明の半導体装置における製造方法の一実施例の工程断面図である。

全図を通じ同一対象物は同一符号で示す。

第1図はp型シリコン基板を用いた際の本発明の半導体装置における第1の実施例で、(a) は側断面図を、(b) は平面図を示している。1は $10^{15}$  cm<sup>-3</sup>程度のp-型シリコン基板、2は $10^{16}$  cm<sup>-3</sup>程度のp-型ウエル領域、3は $10^{17}$  cm<sup>-3</sup>程度のn+型

同図においては、酸化膜6を埋め込んだ素子分離用の第1のトレンチ14及び第2のトレンチ15により規定され、p-型シリコン基板1の表面に形成された第1のn+型不純物領域5と第2のトレンチ15の底部及び第3のトレンチ16の傾面部に形

成された第2のn+型不純物領域4をソースドレ イン領域とし、第2のトレンチ15の側壁にゲート 酸化膜フを介して形成された多結晶シリコン膜8 をゲート電極とするトランスファーゲートと、第 2のトレンチ15の底部及び第3のトレンチ16の側 面部に形成された第2の n +型不純物領域4を電 荷蓄積電極とし、第3のトレンチ16の側壁及び底 部に形成された第3の絶縁膜をキャパシタ絶縁膜 9とし、キャパシタ絶縁膜9を介して第3のトレ ンチ16を埋め込んだ多結晶シリコン膜10をセルプ レート電極とするトレンチ型キャパシタからなる DRAMのメモリーセルが形成されている。トレ ンチ型キャパシタは単一のトレンチにおいて、電 荷蓄積電極となる第2のn+型不純物領域4が側 面部を酸化膜6を埋め込んだ素子分離用の第1の トレンチ14により、底部をp+型不純物領域3に より分割され、独立の二領域になっており、2つ のトレンチ型キャパシタを形成している。 (第3 のトレンチ底部におけるp+型不純物領域の形成 法は製造方法において詳述するが、一度底部に形 成したn+型不純物領域をエッチング除去して後 、側面部のn+型不純物領域に接触しないように 底部にのみp+型不純物領域を形成したものであ る。) したがって、n+型不純物領域からなる電 荷蓄積電極上のトレンチの側壁にゲート電極を設 けた縦方向のMOSトランジスタを形成できるた め、特別に表面上のゲート電極面積を必要としな い微細なトランスファーゲートの形成が可能であ る。又、単一のトレンチ内に埋め込み絶縁膜及び p+型不純物領域によりn+型不純物領域からな る電荷蓄積電極を二領域に分割形成できるため、 単一のトレンチ内にセルフアライン形成した微細 な2つのキャパシタの形成が可能である。 さらに 、ビット線に接続するn+型不純物領域を底部の 平坦な拡散層に形成できるため、接合耐圧を上昇 させることが可能である。そのうえ、ゲート電極 及びセルアレート電極をトレンチ内に埋め込み形 成できるため、ステップカバレッジの良い配線体 の形成も可能にすることができる.

第2図は本発明の半導体装置における第2の実

施例の模式側断面図で、1~17は第1図と同じ物を、18は第2のn-型不純物領域、19は第1のn-型不純物領域、19は第1の

同図においては、LDD(Light1y Doped Drain)構造のショートチャネルトランジスタを形成しており、第1のn+型不純物領域5及び第2のn+型不純物領域4に接て第1のn-型不純物領域19及び第2のn-型不純物領域18がそれぞれ形成されている点を除る、第1の実施例と同じ構造に形成されている。本実施例においては、第1の実施例の効果に加え、トランスファーゲートをより微細に形成できるため高速化を可能にすることができる。

第3図は本発明の半導体装置における第3の実施例の模式側断面図で、1、3~17は第1図と同じ物を、20はチャネル領域形成用のp+型不純物領域を示している。

同図においては、DSA(Diffusion Self Aligned)構造のショートチャ ネルトランジスタを形成しており、第2のn+型 不純物領域4に接してゲート電極下の一部に延在するp+型不純物領域からなるチャル領域があるチャル領域があるまれている点を除き、第1の実施例と同じ構りに形成されている。本実施例においてゲートを実施例の効果に加え、トランスファーゲーを10人であることによる高速化及び高性の第2のn+型不純物領域で完全に対るができるため、HiC構造のトレンチャバシタを形成できることができることができる。

次いで本発明に係る半導体装置の製造方法の一 実施例について第4図(a) ~(e) 及び第1図を参 照して説明する。

#### 第4図(a)

p-型シリコン基板1に酸化膜21及び窒化膜22を成長させる。次いで通常のフォトリソグラフィー技術を利用し、レジスト(図示せず)をマスク層として、硼素をイオン注入してp型ウエル領域2を、燐をイオン注入してn型ウエル領域(図示

せず)をそれぞれ選択的に順次画定する。次いで 高温ランニングし所望の深さを持つp型ウエル領 域2及びn型ウエル領域(図示せず)を形成する 次いで不要なレジストを除去する。次いで通常 のフォトリソグラフィー技術を利用し、レジスト (図示せず)をマスク層として、窒化膜22、酸化 膜21、p-型シリコン基板1の一部(深さ8/m程 度)を選択的に順次エッチングし、第1のトレン チ14を形成する.次いでレジストを除去する.次 いで通常のフォトリソグラフィー技術を利用し、 レジスト(図示せず)及び窒化膜22をマスク層と して、硼素をイオン注入してp+型チャネルスト ッパー領域17を、燐をイオン注入して п + 型チャ ネルストッパー領域(図示せず)をそれぞれ選択 的に順次第1のトレンチ14底部に形成する。次い で不要なレジストを除去する. 次いで化学気相成 長酸化膜6を成長させ、異方性ドライエッチング をおこない、第1のトレンチ14に埋め込む。次い で通常のフォトリソグラフィー技術を利用し、レ ジスト(図示せず)をマスク層として、窒化膜22 、酸化膜21、埋め込み酸化膜6の一部(深さ 1/m 程度)、p-型シリコン基板1の一部(深さ 1/m 程度)を選択的に順次エッチングし、第2のトレンチ15を形成する。(この第2のトレンチ15の深さがトランジスタのゲート長になる。)次いでレジストを除去する。

#### 第4図(b)

次いでゲート酸化膜7を成長させる。次いで不純物を含んだ第1の多結晶シリコン膜を成長ンチ15の関サイエッチングし、第2のトレンチ形成の関壁にワード線(多結晶シリコン膜)8 エックを表する。次いで不要部でエッチングのマスク層をから、次のででで、この酸化膜23を形成する。この酸化膜23は不過少を含めた多結晶シリコン膜8には厚く、pー型シリカをが成されるので、この膜をエッチング除去し、不純物を含んだ多結晶シリコン膜をメッチング除去し、不純物を含んだ多結晶シリコン膜8には若干酸化膜23を残す。

#### 第4図(c)

次いで残された酸化膜23をマスク層として第2のトレンチ15内に露出したp-型シリコン基板1を4μm程度エッチングし、セルフアラインに第3のトレンチ16を形成する。次いで第1のトレンチ14埋め込み酸化膜6、ワード線(多結晶シリコン膜)8及び窒化膜22をマスク層として、砒素を回転イオン注入して、第3のトレンチ16の側面部及び底部に第2のn+型不純物領域4を形成する。

#### 第4図(d)

次いで第3のトレンチ16の底部を 1μm程度異方性ドライエッチングし、第3のトレンチ16の底部 にp-型シリコン基板1を露出する。次いで前記第1のトレンチ14埋め込み酸化膜6、ワード線(多結晶シリコン膜)8及び窒化膜22をマスク層として、研索をイオン注入して、第3のトレンチ16の底部にn+型不純物領域4分割用のp+型不純物領域3を形成する。

#### 第4図(e)

次いで酸化膜23をエッチング除去する。次いで

キャパシタ絶縁膜8(酸化膜/窒化膜/酸化膜か らなる3 屋膜)を成長する。次いで第2の多結晶 シリコン膜を成長させ、異方性ドライエッチング し、第2のトレンチ15及び第3のトレンチ16に埋 め込みセルプレート電極 9を形成する。次いで不 要のキャパシタ絶縁膜8をエッチング除去する. 次いで不要の窒化膜22、酸化膜21を順次エッチン グ除去する。次いでイオン注入用の薄い酸化膜( 図示せず)を成長する。次いで通常のフォトリソ グラフィー技術を利用し、レジスト(図示せず) 、第1のトレンチ14埋め込み酸化膜6及びワード 線(多結晶シリコン膜)8をマスク層として、硼 素をイオン注入して p +型ソースドレイン領域( 図示せず)を、砒素をイオン注入して第1のn+ 型不純物領域(ソースドレイン領域)5をそれぞ れ選択的に順次画定する。次いで不要のレジスト を除去する。次いで不要のイオン注入用の薄い酸 化膜をエッチング除去する.

### 第1図

次いで通常の技法を適用することによりプロッ

ク用酸化膜11及び燐珪酸ガラス(PSG) 膜12の成長、高温熱処理による各不純物領域の深さの制御、電極コンタクト窓の形成、AI配線13(ビット線を含む)の形成等をおこなって半導体装置を完成する。

 るため、ステップカバレッジの良い配線休の形成 も可能にすることができる。

#### 「発明の効果]

以上説明のように本発明によれば、MIS型半 **導体装置において、トレンチの側壁にゲート電極** を形成した縦方向のMOSトランジスタからなる トランスファーゲートと単一のトレンチ内に二領 域に分割形成した不純物領域からなる電荷蓄積電 極を持つトレンチ型キャパシタを形成できるため 、縦方向のMOSトランジスタを形成できること により、表面上のゲート電極面積を必要としない こと及び単一のトレンチ内に2つのキャパシタを 形成できることによる高集積化を、ピット線に接 続する不純物領域を底部の平坦な拡散層に形成で きることにより接合耐圧をあげること及びゲート 電極とセルプレート電極をトレンチ内に埋め込む ことができることによりステップカバレッジの良 い配線体を形成できることによる高信頼性を可能 にすることができる。即ち、極めて高集積且つ高 信頼な半導体集積回路の形成を可能とした半導体 装置を得ることができる。

#### 4. 図面の簡単な説明

第1図(a)(b)は本発明の半導体装置における第 1の実施例の模式図、

第2図は本発明の半導体装置における第2の実 施例の模式側断面図、

第3図は本発明の半導体装置における第3の実 施例の模式側断面図、

第4図(a) ~(e) は本発明の半導体装置における製造方法の一実施例の工程断面図、

第5図は従来の半導体装置の模式側断面図である。

図において、

1はp-型シリコン(Si)基板、

2はp型ウエル領域、

3 は n +型不純物領域分割用の p +型不純物領域、

4は第2のn+型不純物領域(電荷蓄積電極兼

ソースドレイン領域)、

5は第1のπ+型不純物領域(ソースドレイン 領域)、

6はトレンチ素子分離用埋め込み酸化膜、

7はゲート酸化膜、

8はワード線(多結晶シリコン膜)、...

9はキャパシタ絶縁膜、

10はセルプレート電極(多結晶シリコン膜)、

11はブロック用酸化膜、

12は燐珪酸ガラス(PSG) 膜、

13はビット線(AI配線)、

14は第1のトレンチ、

15は第2のトレンチ、

16は第3のトレンチ、


17はp+型チャネルストッパー領域、

18は第2のn-型不純物領域、


19は第1のn-型不純物領域、

20はチャネル領域形成用のp+型不純物領域を示す。

特許出願人 白土猛英



本発明の半導体装置における 第1の実施例の模式図



# 第 1 図

1はp - 型シリコン(SI) 基板 2はp 型ウエル領域 3はn + 型不純物領域分割用のp + 型不純物領域 4は第2のn + 型不純物領域(電容著積電極度ソース ドレイン領域)

(a) 腿断面図

5は第1のn+型不純物領域(ソースドレイン領域) 6はトレンチ素子分離用理め込み酸化膜

7はゲート酸化膜

8はワード線(多結晶シリコン膜)

9 はキャパシタ絶縁限 10はセルブレート電笛 (多結晶シリコン膜) 11はブロック用酸化膜 12は燐珪酸ガラス(PSG) 膜


13はピット線 (AI配線)

14は第1のトレンチ 15は第2のトレンチ

16は第3のトレンチ

17はp+型チャネルストッパー領域


# 特開平3-133173 (8)




本発明の半導体装置における 第2の実施例の模式関断面図 第 2 図

1 はp - 型シリコン(SI) 基板 2 はp 型ウエル領域 3 は n + 型不純物領域分割用のp + 型不純物領域 4 は第2のn + 型不純物領域(電容蓄積電極業ソース ドレンイの領域) 5 は第1のn + 型不純物領域(ソースドレイン領域) 6 はトレンチ雲子分離用埋め込み酸化膜 7 はゲート酸化膜 8 はワード鏡(多結晶シリコン膜) 9 はキャパシタ絶縁膜 10はセルブレート電極(多結晶シリコン膜)


11はプロック用酸化膜
12は焊達酸ガラス (PSG) 膜
13はピット鍵 (AI配線)
14は第1のトレンチ
15は第2のトレンチ
16は第3のトレンチ
17はp+型チャネルストッパー領
18は第2のn-型不純物領域
19は第1のn-型不純物領域





本発明の半導体装置における 製造方法の一実施例の工程断面図 第 4 図






本発明の半導体装置における 第3の実施例の模式側断面図 第 3 図


1はP - 型シリコン(Si)基板 3はn + 型不植物領域分割用のp + 型不純物領域 4 は第2のn + 型不純物領域(略有蓄積電極業ソース ドレイン領域) 5 は第1のn + 型不純物領域(ソースドレイン領域) 5 は第1のn + 型不純物領域(ソースドレイン領域) 6 はトレンチ紫子分離用煙め込み酸化酸 7 はゲート酸化酸 8 はアード鍵(多結晶シリコン酸) 9 はキャパンク絶縁 ( 10はセルアレート電衝(多結晶シリコン酸) 11はプロック用酸化酸 12は螺珪酸ガラス(PSG) 膜

13はビット線 (AI配線)


14は第1のトレンチ

# 特開平3-133173(9)






本発明の半導体装置における 製造方法の一実施例の工程断面図 第 4 図



本発明の半導体装置における 製造方法の一実施例の工程断面図 第 4 図



世来の半導体装置の 模式側断面図 第 5 図